VLSI 概論

購買商店

VLSI 概論

$585.00

馬上購買

內容描述

<本書簡介>
矽積體電路製程的特徵尺寸縮小到深次微米(deep submicron
meter)，經歷幾個階段，0.35μm、0.25μm、0.18μm、0.13μm、，現階段已到達0.07μm。相關的製程、設備、材料或場務設施，都有革命性的更新和進步。微影照像是受到影響最大的製程。DRAM的電晶體的閘極結構和材料、工程。高介電常數材料使電容量保持夠大。金屬化製程、阻障層、內嵌、快閃、鐵電記憶體結構等。高深寬比的乾蝕刻製程需要高密度電漿；降低阻容延遲(RC
delay)使用低介電常數材料和銅製程。新製程有雙大馬士革(dual
damascene)、電鍍(electroplating)、無電極電鍍(electroless
plating)和／或金屬有機化學氣相沉積(MOCVD)。21世紀顯學奈米科技更製作出單電子電晶體。晶圓尺寸由8吋擴大到12吋，為的不止是提高良率、提高機器使用率；也考慮到生產力，節省工廠面積、還要兼顧人工學(ergonomics)和減少化學藥液以利環保。本書配合拙著電子材料、半導體製程設備、工業電子學構成一完整系列。期望給想從事半導體的同學和研究生，或和半導體製程相關行業的工程師、經理、教授、老師們一項便捷的參考。

<章節目錄>
第１章　微影照像　　1.1　緒　論　　1.2　ULSI微影技術的延伸與極限　　1.3　提升光學微影製程的技術　　1.4　深次微米微影照像　　1.5　電子束微影技術　　1.6　光罩和圖規　　1.7　阻劑和抗反射覆蓋　　1.8　參考文獻　　1.9　習　題第２章　低介電常數材料及其製程　　2.1　緒　論　　2.2　低介電常數材料用於ULSI　　2.3　材料種類和演進　　2.4　金屬前介電質　　2.5　含二氧化矽的介電質　　2.6　其他的無機低介電常數材料　　2.7　有機低介電常數材料　　2.8　特性量測、蝕刻　　2.9　參考文獻　　2.10　習　題第３章　高介電常數材料製程　　3.1　緒　論　　3.2　順電和鐵電材料　　3.3　鈦酸鍶鋇和電容結構　　3.4　鈦鋯酸鉛和鉭酸鉍鍶鐵電材料　　3.5　薄膜製作　　3.6　鐵電薄膜的可靠度和特性分析　　3.7　蝕刻製程　　3.8　參考文獻　　3.9　習　題第４章　閘極工程技術　　4.1　緒　論　　4.2　深次微米製程的閘極　　4.3　金屬矽化物　　4.4　閘極結構和技術　　4.5　閘極介電層　　4.6　淺溝渠隔離　　4.7　淺接面和升起式源極∕汲極　　4.8　基板工程　　4.9　電漿製程損傷　　4.10　未來展望　　4.11　參考文獻　　4.12　習　題第５章　金屬連線技術　　5.1　緒　論　　5.2　鋁和阻障金屬　　5.3　物理氣相沉積　　5.4　先進的物理氣相沉積　　5.5　化學氣相沉積　　5.6　參考文獻　　5.7　習　題第６章　銅製程　　6.1　緒　論　　6.2　銅製程的優缺點　　6.3　銅製程應用於ULSI　　6.4　擴散阻障層及其製作　　6.5　銅晶種層及其製作　　6.6　電鍍銅　　6.7　其他沉積銅的方法　　6.8　銅的蝕刻　　6.9　製程難題和化學機械研磨　　6.10　環保對策　　6.11　參考文獻　　6.12　習　題第７章　高密度電漿乾蝕刻　　7.1　緒　論　　7.2　高密度電漿源　　7.3　電子迴旋共振（ECR）蝕刻　　7.4　感應耦合式電漿（ICP）蝕刻　　7.5　電漿特性檢測　　7.6　製程監督和終點偵測　　7.7　晶圓電漿洗淨　　7.8　參考文獻　　7.9　習　題第８章　半導體記憶體元件　　8.1　緒　論　　8.2　製程技術發展的趨勢　　8.3　DRAM的電容器　　8.4　內嵌式DRAM　　8.5　快閃記憶體　　8.6　鐵電記憶體　　8.7　參考文獻　　8.8　習　題第９章　十二吋晶圓　　9.1　緒　論　　9.2　晶圓的品質規格　　9.3　晶圓切片拋光和清洗　　9.4　晶圓洗淨　　9.5　晶圓回收　　9.6　自動化　　9.7　離子植入　　9.8　參考文獻　　9.9　習　題第10章　半導體奈米元件　　10.1　緒　論　　10.2　奈米科技在半導體　　10.3　奈米材料　　10.4　奈米電子元件的製作和應用　　10.5　單電子電晶體　　10.6　掃描探針量測　　10.7　參考文獻　　10.8　習　題第11章　廠務設施　　11.1　緒　論　　11.2　潔淨室　　11.3　化學污染及化學空氣過濾器　　11.4　迷你環境和局部潔淨化　　11.5　傳輸設備系統　　11.6　氣　體　　11.7　質流控制器　　11.8　超純水　　11.9　地震災害及對策　　11.10　參考文獻　　11.11　習　題