TI C54XX DSP 原理與實務應用(基礎篇)

內容描述

■ 內容簡介本書介紹DSP硬體架構、CCS軟體發展環境、資料定址模式、算術語言中斷模式等，並配合TI 5402 START KIT作實習範例。讀者可由此書熟悉DSP架構原理、程式設計，進而研習、開發DSP相關設計、開發可作為技術學院電子系電機系高年級「數位信號處理」課程之師生極佳之教科書。 ■ 目錄第一章 概論 1-11-1 何謂數位信號處理器 1-21-2 回顧歷史 1-31-3 DSP晶片的特性 1-51-3.1 進階的哈佛架構 1-51-3.2 硬體乘法器 1-71-3.3 管線（pipeline）操作 1-71-3.4 特殊的定址模式 1-91-3.5 特定功能的DSP指令 1-91-3.6 晶片內外記憶體架構 1-91-4 TI的DSP晶片 1-10第二章 DSP硬體架構 2-12-1 概論 2-22-2 CPU狀態和控制暫存器 2-52-2.1 狀態暫存器ST0 2-62-2.2 狀態暫存器ST1 2-82-2.3 處理器模式狀態暫存器PMST 2-112-3 算數邏輯單元（ALU） 2-142-3.1 運算結果飽和的處理 2-152-3.2 進位（carry）旗號位元 2-162-3.3 雙16位元模式 2-162-4 累加器A和B 2-182-5 滾動式移位器 2-182-6 乘法/加法運算單元 2-202-6.1 乘法器的輸入來源 2-222-7 比較、選擇和儲存單元（CSSU） 2-232-8 指數編碼 2-252-9 程式記憶體 2-262-9.1 內置ROM的組態 2-282-9.2 內置ROM的內建碼 2-302-9.3 擴展程式記憶體 2-312-10 資料記憶體 2-342-11 輸出入埠（I/O）記憶體 2-432-12 管線操作基本原理 2-43第三章 程式發展流程3-1 公共目的檔格式COFF 3-23-2 組合語言程式語法 3-153-3 整合式發展環境－CCS 3-20第四章 資料定址模式 4-14-1 立即定址模式 4-34-2 絕對定址模式 4-34-3 累加器定址模式 4-54-4 直接定址模式 4-64-4.1 以DP為基底的直接定址模式 4-74-4.2 以SP為基底的直接定址模式 4-94-5 間接定址模式 4-104-5.1 單一運算元定址模式 4-114-5.1.1 ARx作遞增/遞減定址（模式0,1,2或3） 4-144-5.1.2 ARx+16位元lk位移定址（模式12或13） 4-144-5.1.3 ARx+/-AR0位移定址（模式5或6） 4-154-5.1.4 環形定址（模式8,9,10,11或14） 4-164-5.1.5 位元反轉定址（模式4或7） 4-194-5.2 雙運算元定址模式 4-204-6 記憶體映射暫存器定址模式 4-224-7 堆疊定址模式 4-244-8 實驗 4-264-8.1 實驗4-1：定址模式 4-264-8.2 實驗4-2：C程式之直接記憶體存取 4-31第五章 代數指令功能介紹 5-15-1 資料載入與存取運算指令 5-25-1.1 立即資料的載入 5-35-1.2 記憶體與累加器間存取指令 5-55-1.3 並行處理與條件式存取指令 5-135-1.4 I/O埠, 程式與資料記憶體存取指令 5-175-2 算術運算指令 5-205-2.1 算術加減運算指令 5-215-2.2 32位元算術加減運算指令 5-285-2.3 乘法運算指令 5-325-2.4 乘法後加法(或減法)運算指令 5-375-2.5 指定功能的運算指令 5-435-3 邏輯運算指令 5-515-3.1 AND, OR, XOR等邏輯運算指令 5-515-3.2 移位與旋轉運算指令 5-545-3.3 位元測試指令 5-585-4 程式控制運算指令 5-605-4.1 直接跳躍與返回指令 5-615-4.2 呼叫指令 5-675-4.3 中斷指令 5-715-4.4 重複運算指令 5-735-4.5 堆疊運作指令 5-755-4.6 程式控制指令 5-775-5 並行運算指令 5-805-6 實驗 5-855-6.1 實驗5-1：找最大值及其所在位址 5-855-6.2 實驗5-2：32位元加減乘運算 5-885-6.3 實驗5-3：矩陣相乘的運算 5-955-6.4 實驗5-4：旋積和的運算 5-99第六章 數值問題 6-16-1 定點數與浮點數 6-26-2 2's補數 6-56-3 Q格式 6-106-3.1 為什麼要使用Q15格式 6-146-4 運算誤差的處理 6-176-5 實驗 6-216-5.1 實驗6-1：數位振盪器6-5.2 實驗6-2：顯示PROM內正弦波資料 6-286-5.3 實驗6-3：亂數產生器 6-34第七章 中斷與週邊裝置 7-17-1 內建週邊裝置概論 7-27-2 一般目的I/O 7-47-3 計時器 7-57-3.1 計時器的作動原理 7-87-4 時脈產生器 7-117-5 中斷 7-137-5.1 中斷旗號暫存器IFR 7-177-5.2 中斷遮蓋暫存器IMR 7-187-5.3 C5402中斷的詳細步驟 7-197-5.4中斷運作模式：快速參考 7-227-5.5 重新映射中斷向量位址 7-257-6 省電模式 7-267-6.1 IDLE1省電模式 7-277-6.2 IDLE2省電模式 7-287-6.3 IDLE3省電模式 7-297-6.4 HOLD省電模式 7-307-6.5 省電模式其它的特性 7-307-7 增強型8位元主機接口介面 7-317-7.1 HPI-8基本功能敘述 7-337-8 實驗 7-357-8.1中斷範例－組合語言 7-357-8.2中斷範例－C語言 7-39第八章 Codec與C5402 DSK 8-18-1概論 8-28-2 功能描述 8-48-2.1 ADC訊號傳輸通道 8-48-2.2 DAC訊號傳輸通道 8-78-3 串列傳輸 8-128-3.1主要串列傳輸 8-138-3.2二次串列傳輸 8-138-3.3框同步功能 8-158-4 控制暫存器的位元設定 8-198-4.1控制暫存器1 8-208-4.2控制暫存器2 8-218-4.3控制暫存器3 8-228-4.4控制暫存器4 8-228-5 C5402 DSK發展板簡介 8-238-6 AD50 AIC傳輸範例 8-33第九章 串列埠McBSP 9-19-1 McBSP的一般敘述 9-29-2 資料框與時脈的設定 9-79-3 McBSP標準傳輸程序 9-189-4 u-LAW/A-LAW壓縮與解壓縮 9-269-5 取樣率產生器 9-299-6 McBSP多通道選擇控制 9-359-7 SPI協定 9-459-8 McBSP控制暫存器 9-539-9 實驗 9-67第十章 DMA 10-110-1 DMA概論 10-210-2 DMA的操作與設定 10-310-3 通道內含暫存器 10-910-3.1 來源和目的位址暫存器 10-1010-3.2 元件計數暫存器 10-1010-3.3 同步事件與框計數暫存器 10-1110-3.4 傳輸模式控制暫存器 10-1310-3.5 定址模式 10-1610-3.6 自動初始化 10-2310-3.7 中斷的產生 10-2310-4 DMA 記憶體映射 10-2710-5 範例 10-2810-5.1 不含自動增1的暫存器次定址模式 10-2810-5.2 包含自動增1的暫存器次定址模式 10-3010-5.3 自動初始化的資料傳輸 10-3110-5.4 ABU模式下McBSP的資料傳輸 10-3310-5.5 雙字元模式下McBSP的資料傳輸 10-3510-5.6 圖10-5資料分類的資料傳輸 10-3710-6 實驗：DMA 10-39附錄A 暫存器 A-1附錄B 代數指令與助憶指令對照表 B-1附錄C 程式 C-1