一次就學會 Verilog 與 VHDL
內容描述
本書內容
深入淺出地介紹 Verilog 與 VHDL，另外包含 VHDL-93 以及
Verilog 2001
增強特色，VHDL-93
與 Verilog 2001 的語法在書中會特別地指明，讓您輕鬆地同時學會這二種用於
IC
設計的硬體描述語言。
書中每一道語法都經過模擬軟體的編譯過程，不會有語法錯誤的問題。
書中所提到的每一個數位電路都有相對的程式碼與測試碼附在光碟片中，讓您更方便做電路的模擬。
所有的程式碼與測試碼除了可以在 PC 上做電路的模擬以外，更可以拿到工作站上做電路的模擬，不必做任何的修改。
<目錄>
ä第一章ä
數位電路的設計觀念
ä第二章ä
Verilog與VHDL硬體描述語言簡介
ä第三章ä
Verilog與VHDL的語法協定以及資料型態
ä第四章ä Verilog與VHDL的語言結構
ä第五章ä
階層式設計
ä第六章ä
事件（Event）與觸發（Trigger）
ä第七章ä
能否用於電路合成的語法
ä第八章ä Verilog的敘述
ä第九章ä VHDL的敘述
ä第十章ä VHDL的函數副程序以及套件程式庫
ä第十一章ä Verilog與VHDL的運算子
ä第十二章ä 訊號與變數
ä第十三章ä 組合邏輯電路與簡易的算術邏輯運算
ä第十四章ä 循序邏輯電路
ä第十五章ä 有限狀態機
ä第十六章ä 節省面積的基本方法
ä第十七章ä Verilog
2001增強特色
ä第十八章ä 檔案處理與測試平台
ä附錄Ａä
