第一次上碩班就被二一


準確來說碩士班沒有二一制度,只是我已經被當掉了一半的學分 (6/12),而且是在期末考還沒考之前,我就知道這兩堂課悽慘的命運,來說說這兩堂硬課好了,硬課顧名思義不僅在物理意義上的硬 (硬體)、還是精神意義上的硬 (超難 [僅代表本人立場] ),大致上我把自己會被當掉歸因於 domain knowledge 不夠,根本就是 0 啊!

有個前提得先說說,碩班修課的清單是我大學沒畢業前就規劃好的東西,為此有些我認為我可能缺乏基礎修不來的其實有先自己唸過,結果這兩堂課還是沒救。

課程一

bug 是壓根就沒有計算機組織的概念,這堂課只有一個終極目標,就是實現 16 位元的電腦,期中作業要生出數位電路圖、期末作業則是要將電路圖轉換成硬體描述語言,規格書裡面詳列了應該要有指令集、暫存器檔案 (CPU 中多個暫存器組成的陣列)、指令解碼器、時脈產生器等一系列元件,最後將這些元件整合起來成為 16 位元的電腦。看到這裡我頭就痛了起來,對於前身有複習過數位邏輯的我,還能理解多工器、解碼器這種組合邏輯電路,或正反器這樣循序邏輯電路,但就僅此於止,到了期中考左右我才明白暫存器檔案與它的內部邏輯閘,是的,只有暫存器檔案而已,嗯 ~ 我的期中要交出什麼?啊 ~ 計算機?蛤 ~ 不接受補交?喔 ~ 沒救了,對於大佬來說,下面這張圖是如此輕易地被實現。可是,就算只是個暫存器檔案,都讓我受盡折磨。而我也根本看不懂指令集,不知道怎麼生出來。甚至實現這個 16 位元電腦架構要用 signal、multi 還是 pipeline architecture,我根本就不知道差在哪裡。粽於上述,加上一份 19 分的期中考卷,我正式宣布,壽終正寢。

課程二

還是邏輯閘這種東西,只是不再把 gate 往上堆變成 ALU、Register 之類的東西,而是往下看底層,也就是構成邏輯閘的 MOSFET,我修了之後實在是真心建議學過電子物理再來,儘管我補了那麼一點基礎,我仍然看起來就像是個智障,你說邏輯閘這種東西可以變成這樣,我忍了;你說那 NMOS 可以變成這樣,我也忍了;但是你告訴我,它可以變成這樣 (它是一個 not gate),這我就不能忍了,中間到底是出了什麼事。既然都唸到碩士了,那就不能指望有人手把手教你 ic layout,可實在是太跳痛了,在我看了好幾個教學後,我仍然很難畫出那個東西,更別說第一個作業就是一個 full adder,即使我有辦法生出 MOSFET 的圖,我也生不出 layout。而期中考是手畫 layout,知道怎麼回事了吧,帶著只有 10 分的期中考,我真不覺得它還能通過 70 分的門檻,layout 只是課程的一小塊,只是它從一開始就欺騙我的感情 (先修課程:數位邏輯),講到現在我只會在課程上聽到製成、偏壓、電容、阻值這種字眼,修但幾勒,聽我解釋,數位邏輯真的不教這些。

帶著被當也不二退的心態,這兩門慘課現在仍活躍在我的課表上,看來我下學期得修很多課了 :|
影片,後來我找到這個影片,他太棒了!








你可能感興趣的文章

parseFloat(), parseInt() 和 Number()

parseFloat(), parseInt() 和 Number()

[Leetcode in Java] 203. Remove Linked List Elements

[Leetcode in Java] 203. Remove Linked List Elements

進階 React Component Patterns 筆記(下)

進階 React Component Patterns 筆記(下)






留言討論