模擬 CMOS 集成電路系統化設計

模擬 CMOS 集成電路系統化設計

作者: Paul GA Jespers Boris Murmann
出版社: 機械工業
出版在: 2022-07-01
ISBN-13: 9787111707455
ISBN-10: 7111707451
裝訂格式: 平裝
總頁數: 284 頁





內容描述


本書是一本實踐性指南,它給出一種納米尺度CMOS模擬電路集成電路設計的新方法,
新方法具有高效的特性,且可對電路行為帶來深入洞察。


目錄大綱


譯者序
符號與縮略語表
第1章緒論
1.1寫作緣由
1.2模擬電路尺寸問題和提出的方法
1.2.1平方律視角
1.2.2使用查詢表進行權衡
1.2.3一般化
1.2.4VGS未知的設計
1.2.5弱反型下的設計
1.3內容概述
1.4關於預備知識
1.5關於符號
1.6參考文獻
第2章基礎晶體管建模
2.1CSM
2.1.1CSM中的漏極電流方程
2.1.2漏極電流與漏極電壓的關係
2.1.3跨導效率gm/ID
2.2基礎EKV模型
2.2.1基礎EKV方程
2.2.2共源MOS晶體管的基礎EKV模型
2.2.3EKV模型的強、弱反型近似
2.2.4基礎EKV模型中gm和gm/ID的表達式
2.2.5從EKV模型中提取參數
2.3實際的晶體管
2.3.1實際漏極電流的特徵ID(VGS) 和gm/ID
2.3.2實際晶體管的漏極飽和電壓VDsat
2.3.3偏置條件對EKV參數的影響
2.3.4漏極電流特性ID(VDS)
2.3.5輸出電導gds
2.3.6gds/ID之比
2.3.7本徵增益
2.3.8MOSFET電容和特徵頻率fT
2.4本章小結
2.5參考文獻
第3章使用gm/ID方法的基本尺寸設計
3.1本徵增益級的尺寸設計
3.1.1電路分析
3.1.2設計尺寸時的考慮因素
3.1.3對於給定的gm/ID設計尺寸
3.1.4基本權衡探索
3.1.5在弱反型下設計尺寸
3.1.6使用漏極電流密度設計尺寸
3.1.7包含外部電容
3.2實際共源級
3.2.1有源負載
3.2.2電阻負載
3.3差分放大器級
3.4本章小結
3.5參考文獻
第4章噪聲、失真與失配
4.1電噪聲
4.1.1熱噪聲建模
4.1.2熱噪聲、增益帶寬與供電電流間的權衡
4.1.3來自有源負載的熱噪聲
4.1.4閃爍噪聲(1/f噪聲)
4.2非線性失真
4.2.1MOS跨導的非線性
4.2.2MOS差分對的非線性
4.2.3輸出電導
4.3隨機失配
4.3.1隨機失配建模
4.3.2失配在電流鏡中的影響
4.3.3失配在差分放大器中的影響
4.4本章小結
4.5參考文獻
第5章電路應用實例Ⅰ
5.1恆定跨導偏置電路
5.2高擺幅級聯電流鏡
5.2.1調整電流鏡器件的大小
5.2.2對共源共柵偏置電路進行尺寸設計
5.3低壓降穩壓器
5.3.1低頻分析
5.3.2高頻分析
5.4射頻低噪聲放大器
5.4.1為低噪聲係數設計尺寸
5.4.2為低噪聲係數和低失真設計尺寸
5.5電荷放大器
5.5.1電路分析
5.5.2假定特徵頻率恆定的優化
5.5.3假定漏極電流恆定的優化
5.5.4假定噪聲和帶寬恆定的優化
5.6為工藝邊界進行設計
5.61偏置的考慮
5.62對於工藝和溫度的工藝評估
5.63可能的設計流程
5.7本章小結
5.8參考文獻
第6章電路應用實例Ⅱ
6.1開關電容電路的基本OTA
6.1.1小信號電路分析
6.1.2假定噪聲和帶寬恆定的優化
6.1.3考慮擺幅的優化
6.2用於開關電容電路的折疊式共源共柵OTA
6.2.1設計方程
6.2.2優化流程
6.2.3存在壓擺時的優化
6.3用於開關電容電路的兩級OTA
6.3.1設計方程
6.3.2優化流程
6.3.3存在壓擺時的優化
6.4簡化設計流程
6.4.1折疊共源共柵OTA
6.4.2兩級OTA
6.5開關尺寸調整
6.6本章小結
6.7參考文獻
附錄A EKV參數提取算法
附錄B 查詢表的生成與使用
附錄C 佈局依賴




相關書籍

A Verilog HDL Primer, Third Edition

作者 Bhasker J.

2022-07-01

基於 STM32 嵌入式接口與傳感器應用開發

作者 廖建尚

2022-07-01

電子學實習(上)-分立式電子元件與電路 (上), 3/e

作者 趙唯凱

2022-07-01