CMOS 數位積體電路分析與設計 (CMOS Digital Integrated Circuits Analysis and Design, 3/e)
內容描述
內容簡介:
本書對於CMOS數位IC設計有深入淺出的介紹，並加強對各式記憶體的介紹，對其核心結構及工作原理均有清晰嚴謹的描述。內容包括：MOSFET的製造、MOS電晶體、MOS電晶體之SPICE模型、MOS(金屬氧化物半導體)反相器：靜態特性、MOS反相器：動態特性、組合MOS邏輯電路、序向MOS邏輯電路、動態邏輯電路、半導體記憶體、低功率CMOS邏輯電路、BiCMOS邏輯電路、晶片輸入和輸出電路(I/O)、可製造性導向的設計、可測試性導向的設計等。適用於私立大學、科大電子、電機系『積體電路設計』課程。
目 錄:
1
章 簡 介1-1
1.1歷史觀點1-2
1.2本書的目標與結構1-6
1.3電路設計範例1-10
1.4VLSI設計的方法論總覽1-23
1.5設計流程1-26
1.6層級設計1-29
1.7一致化、模組化與區域化的觀念1-33
1.8設計型式1-35
1.9設計品質1-49
1.10包裝技術1-53
1.11電腦輔助設計技術1-56
習 題1-58
2
章 MOSFET的製造2-1
2.1序 言2-2
2.2製造流程的基本步驟2-3
2.3CMOS的n-井製程2-15
2.4佈局的設計規定2-22
2.5全客戶光罩佈局設計2-25
習 題2-30
3
章 MOS電晶體3-1
3.1金屬氧化物半導體(MOS)結構3-2
3.2外加偏壓下之MOS結構3-7
3.3MOS電晶體(MOSFET)的結構和操作3-11
3.4MOSFET之電流－電壓特性3-25
3.5MOSFET尺寸縮小及微小幾何化之效應3-43
3.6MOSFET的電容3-62
習 題3-76
4
章 MOS電晶體之SPICE模型4-1
4.1引 言4-2
4.1基本概念4-3
4.3LEVEL 1模型方程式4-6
4.4LEVEL 2模型方程式4-11
4.5LEVEL 3模型方程式4-16
4.6先進MOSFET模型4-17
4.7電容模型4-18
4.8SPICE MOSFET模型的比較4-23
附錄 典型之SPICE模型參數4-25
習 題4-29
5
章 MOS(金屬氧化物半導體)反相器：靜態特性5-1
5.1序 言5-2
5.2電阻型－負載反相器5-11
5.3增強型MOSFET負載反相器5-23
5.4CMOS反相器5-38
習 題5-59
6
章 MOS反相器：動態特性6-1
6.1序 言6-2
6.2延遲時間之定義6-4
6.3計算延遲時間6-6
6.4限定延遲的反相器設計6-17
6.5內部連線寄生參數評估6-32
6.6互連線延遲之計算6-45
6.7CMOS反相器的動態功率散失6-55
附錄A 超級緩衝器設計6-65
習 題6-67
7
章 組合MOS邏輯電路7-1
7.1序 言7-2
7.2空乏型nMOS負載的MOS邏輯閘電路7-3
7.3CMOS邏輯電路7-18
7.4複合邏輯電路7-27
7.5CMOS傳輸閘(TGs)及TG邏輯7-42
習 題7-53
8
章 序向MOS邏輯電路8-1
8.1序 言8-2
8.2雙穩態元件性能描述8-3
8.3SR閂鎖電路8-11
8.4時脈閂鎖及正反器電路8-18
8.5CMOS D-閂鎖及邊緣觸發正反器8-27
附錄 史密特觸發電路(Schmitt Trigger Circuit)8-35
習 題8-40
9
章 動態邏輯電路9-1
9.1序 言9-2
9.2傳送電晶體電路基本原理9-5
9.3電壓提帶9-19
9.4同步動態電路技術9-23
9.5動態CMOS電路技術9-30
9.6高性能動態CMOS電路9-35
習 題9-56
10
章 半導體記憶體10-1
10.1序 言10-2
10.2動態隨機存取記憶體(DRAM)10-8
10.3靜態隨機存取記憶體10-43
10.4非揮發性記憶體10-60
10.5快閃記憶體10-76
10.6鐵電質隨機存取記憶體(FRAM)10-87
習 題10-90
11
章 低功率CMOS邏輯電路11-1
11.1前 言11-2
11.2功率消耗(Power Consumption)概論11-3
11.3縮小電壓的低功率設計11-17
11.4切換活動力之估算與最佳化11-30
11.5降低切換電容11-38
11.6絕緣邏輯閘(Adiabatic Logic)11-40
習 題11-49
12
章 BiCMOS邏輯電路12-1
12.1序 言12-2
12.2雙極性接面電晶體(BJT)：結構及動作12-5
12.3BJT之動態行為12-20
12.4基本BiCMOS電路：靜態行為12-28
12.5BiCMOS邏輯電路之切換時間延遲12-31
12.6BiCMOS應用電路12-38
習 題12-42
13
章 晶片輸入和輸出電路(I/O)13-1
13.1序 言13-2
13.2ESD保護13-2
13.3輸入電路13-6
13.4輸出電路和雜訊13-12
13.5晶片上之時脈產生器和分佈電路13-18
13.6閂鎖效應及預防13-24
習 題13-33
14
章 可製造性導向的設計14-1
14.1簡 介14-2
14.2製程的變化性14-3
14.3基本的觀念及定義14-5
14.4實驗設計及性能模式建立14-14
14.5參數化良率估計14-24
14.6參數化良率之最大化14-30
14.7最劣狀況分析14-34
14.8性能變異性的最小化14-41
習 題14-46
15
章 可測試性導向的設計15-1
15.1簡 介15-2
15.2誤動作的種類與模式15-2
15.3可控制性與可觀察性15-7
15.4特定用途的可測試設計技巧15-9
15.5掃描式測試技術15-12
15.6內建自我測試技術15-15
15.7電流監視的測試15-19
習 題15-20
參考文獻參-1
